Digital design

第1章数字系统与二进制数

1.1数字系统

1.2二进制数

1.3数制的转换

1.4八进制和十六进制数

1.5补码

1.6带符号位的二进制数

1.7二进制码

1.8二进制数存储与寄存器

1.9二进制逻辑

1.10习题

参考文献

第2章布尔代数和逻辑门

2.1引言

2.2基本定义

2.3布尔代数的公理化定义

2.4布尔代数的基本定理和性质

2.5布尔函数

2.6范式和标准式

2.7其他逻辑运算

.2.8数字逻辑门

2.9集成电路

2.10习题

参考文献

第3章门电路的化简

3.1引言

3.2图形法化简

3.3四变量卡诺图

3.4五变量卡诺图

3.5和之积的化简

3.6无关条件

3.7电路的“与非”门和“或非”门实现

3.8其他的两级电路实现

3.9异或函数

3.10硬件描述语言

3.11习题

参考文献

4.1 引言

4.2组合电路

4.3分析步骤

4.4设计步骤

4.5二进制加减器

4.6十进制加法器

4.7二进制乘法器

4.8数值比较器

4.9译码器

4.10编码器

4.11多路转换器

4.12组合电路的硬件描述语言

4.13习题

参考文献

第5章同步时序逻辑

5.1引言

5.2时序电路

5.3锁存器

5.4触发器

5.5同步时序电路分析

5.6用hdl描述时序电路

5.7状态化简和分配

5.8设计过程

5.9习题

参考文献

第6章寄存器和计数器

6.1寄存器

6.2移位寄存器

6.3行波计数器

6.4同步计数器

6.5其他计数器

6.6用hdl描述寄存器和计数器

6.7习题

参考文献

第7章存储器和可编程逻辑器件

7.1概述

7.2随机存取存储器

7.3存储器译码

7.4检纠错

7.6可编程逻辑阵列

7.7可编程阵列逻辑

7.8时序可编程器件

7.9习题

参考文献

第8章寄存器传输级设计

8.1引言

8.2寄存器传输级定义

8.3hdl的寄存器传输级描述

8.4算法状态机

8.5设计举例

8.6设计举例的hdl描述

8.7时序二进制乘法器

8.8控制逻辑

8.9二进制乘法器的hdl描述

8.10用数据选择器进行设计

8.11无竞争设计

8.12无锁存设计

8.13语言的其他特性

8.14习题

参考文献

第9章异步时序逻辑

9.1概述

9.2分析步骤

9.3由锁存器构成的电路

9.4设计步骤

9.5状态和流程表的简化

9.6无竞争的状态分配

9.7冒险

9.8设计举例

9.9习题

参考文献

第10章数字集成电路

10.1引言

10.2专用特征

10.3双极型晶体管特性

10.4rtl和dtl电路

10.5晶体管—晶体管逻辑

10.6发射极耦合逻辑

10.7金属氧化物半导体

10.8互补型mos

10.9cmos传输门电路

10.10 hdl的开关级建模

10.11习题

参考文献

第11章实验

11.1实验介绍

11.2实验1：二进制数和十进制数

11.3实验2：数字逻辑门

11.4实验3：布尔函数化简

11.5实验4：组合电路

11.6实验5：代码转换

11.7实验6：使用数据选择器进行设计

11.8实验7：加法器和减法器

11.9实验8：触发器

11.10实验9：时序电路

11.11实验10：计数器

11.12实验11：移位寄存器

11.13实验12：串行加法

11.14实验13：存储器单元

11.15实验14：灯式手球

11.16实验15：时钟脉冲发生器

11.17实验16：并行加法器和累加器

11.18实验17：二进制乘法器

11.19实验18：异步序列电路

11.20 verilog hdl模拟实验和使用fpga的快速实现方法

第12章标准图形符号

12.1矩形符号

12.2限定符号

12.3相关符号

12.4组合部件符号

12.5触发器符号

12.6寄存器符号

12.7计数器符号

12.8ram符号

12.9习题

参考文献

部分习题解答