A Verilog HDL Primer

作者：  (美)J.Bhasker著;徐振林等译

出版社：机械工业出版社,2000

简介：本书简要介绍了Verilog硬件描述语言的基础知识，包括语言的基本内容和基本结构，以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例，帮助读者掌握语言本身和建模方法，对实际数字系统设计也很有帮助。 本书是VerilogHDL的初级读本，适用于作为计算机、电子、电气及自控等专业相关课程的教材，也可供有关的科研人员作为参考书。

Verilog HDL Synthesis:A Practical Primer

作者：  [美]J.Bhasker著;孙海平等译

出版社：清华大学出版社,2004

简介：　　 [font color="#ff6600"]通过本书，您可以：[/font] 　　 · 迅速开始编写可综合的verilog模型。 　　 · 获悉哪些语言结构可用于综合，这些结构如何映射成硬件，以得到所期望的逻辑电路。 　　 · 学习如何避免功能的不匹配。 　　 · 立即开始使用许多常用的硬件元件模型，或针对应用稍作修改后为己所用。 　　 　　 [font color="#ff6600"]关于本书的评价：[/font] 　　 “该书易于阅读，并提供了大量可综合的verilog模型范例，为学生和从事逻辑设计的工程师快速掌握verilog hdl综合方面的知识提供了捷径。” 　　 ——vassilios gerousis，摩托罗拉公司高级工程师 　　 “该书是讲授基于verilog的综合技术的理想教材，它不仅向读者演示了各种verilog结构所得出的硬件，还展示了如何剪裁verilog程序以获得所期望的硬件。” 　　 ——jim vellenga，viewlogic systems公司 　　 “该书揭示了仿真和综合时必然会出现差别的各种情形，精心挑选的案例使得初学者和有经验的设计者都能意识到这些在调试时难以发现但却极为普遍的陷阱。” 　　 ——carlos roman，贝尔实验室 　　 “这是一本极好的指南书，清晰。简洁地阐明了如何设计可综合的rtl模型。” 　　 ——douglas j．smith，"hdl chip design"的作者 　　 “该书采用示例引导的方式来组织，对verilog初学者颇有价值。” 　　 ——egbert molenkamp，university of twente(荷兰) 　　

A SystemCTM Primer

作者：  ( )J.Bhasker著;孙海平等译

出版社：清华大学出版社,2004

简介：　　这是一本systemc的入门教材，它通过引用常见的数字设计概念，循序渐进地引导读者学习systemc的各种复杂特性。 　　 ——stanley j. krolikoski,open systemc initiative （osci）主席（摘自本书序） 　　 此书非常适合作为学生的教科书，对于打算涉足systemc的硬件设计人员也具有极高的价值。 　　 ——bernhard niemann,fraunhofer集成电路研究所 　　 对于打算在rtl级学习systemc的设计人员来说，这毫无疑问是一本非常棒的参考书。它通过大量示例引导读者深入理解systemc语言，并介绍了systemc的各种高级特性。总而言之，这是一本极好的systemc入门书。 　　 ——yves vanderperren，阿尔卡特微电子公司 　　 此书精辟地介绍了systemc……通过各种实用范例清晰地阐明了systemc的各种概念。它是对采用systemc进行硬件建模感兴趣的人士的必读之书。 　　 ——abhijit ghosh,synopsys公司 　　 对那些有兴趣采用systemc进行硬件设计的人而言，这是一本很实用的书。书中包含大量实用范例，并对rtl综合提出了行之有效的建立。 　　 ——grant martin研究员，cadence labs 　　 非常有幸拜读此书！建立每一位设计人员学习采用systemc进行建模和综合……相信此书在相关专业的研究生和高年级本科生的课程教学中也会大受青睐。 　　 ——david long,doulos公司 systemc既是系统级描述语言，又是硬件描述语言。它是可以对硬件和软件系统进行建模的一种语言。说它是硬件描述语言，是因为它可以在寄存器传输级(register transfer level，rtl)进行建模；说它是系统级规约语言，是因为它可以在算法级进行建模。还可以采用systemc对整个系统进行建模，并像软件编程那样描述系统的行为。本书介绍的是systemc 2．0标准。该标准由开放式systemc联盟(open systemc initiative，osci)语言工作组建立，主旨是在不久的将来使其成为一项ieee标准。本书主要介绍systemc的硬件建模方面，即systemc的rtl可综合子集。采用该子集编写的模型可以综合成逻辑门电路，进而进入模型的硬件实现阶段。