微信扫一扫,移动浏览光盘
简介
本教材是我国国内首本以Pentium为平台的微机原理与接口技术的教材，其内容丰富、系统、新颖、完整，反映了当今微处理机领域的新技术和新潮流，是作者多年教学经验和智慧的结晶。
本书是以当今最杰出的32位微处理机Pentium为平台，把Pentium微处理机的体系结构、系统原理、存储管理技术、高速缓冲存储器(cache)技术、浮点技术、总线技术、中断、接口部件、多功能高集成外围芯片组82371、82443，形成一个完整的、系统的计算机硬件技术教学体系，可以使学生在学习硬件技术时，感到本教材的微机知识全面、系统、自然、流畅。
本书反映了微处理机领域技术发展的最新水平和发展趋势，其内容充分体现了计算机硬件技术的知识性与先进性的统一。每章后均配有习题，供自学自测用。
本书也可作为高等院校信息类、机电类本科各专业的微机原理及接口技术、计算机硬件技术基础教学用书，也可作为普通高等院校计算机专业本科、专科各专业作为微机原理及接口技术的教学用书。
目录
第1章 微处理机系统概论
1.1 微处理机的发展
1.2 微处理机体系结构
1.2.1 运算器
1.2.2 控制器
1.2.3 存储器
1.2.4 I/O设备
1.2.5 微处理机的总线结构
1.3 计算机数的表示
1.3.1 字符二进制编码
1.3.2 数值的表示
1.3.3 数据单位表示
1.3.4 表示存储器容量的计量单位
1.3.5 编址与寻址
1.4 微型计算机主要性能指标
习题
第2章 Pentium系统结构与原理
2.1 前言
2.1.1 Pentium微处理机常用术语
2.1.2 Pentium微处理机操作方式
2.1.3 RISC和CISC
2.2 Pentium寄存器
2.2.1 基本体系结构寄存器
2.2.2 系统级寄存器
2.3 CPU体系结构
2.4 Pentium采用的新技术
2.4.1 Pentium超标量执行技术
2.4.2 Pentium整数流水线
2.4.3 Pentium指令流水线技术
2.4.4 指令预取
2.4.5 指令配对规则
2.5 寻址方式
2.6 数据类型
习题
第3章 Pentium存储管理
3.1 综述
3.1.1 存储器系统
3.1.2 存储管理
3.1.3 存储器结构
3.2 Pentium分段存储管理
3.2.1 保护方式下的平台存储管理方式
3.2.2 多段存储管理方式
3.2.3 Pentium的段转换
3.2.4 存储器段及其寄存器
3.2.5 段选择符
3.2.6 段描述符
3.2.7 段描述符表
3.3 分页存储管理
3.3.1 页转换
3.3.2 允许分页位
3.3.3 线性地址
3.3.4 页表
3.3.5 页表项
3.3.6 转换旁视缓冲存储器TLB
3.4 段与页转换组合
3.4.1 平台存储管理方式
3.4.2 段覆盖页
3.4.3 页覆盖段
3.4.4 页和段边界不对准
3.4.5 页和段边界对准
3.4.6 每段的页表
3.5 保护方式下的多任务处理
习题
第4章 高速缓冲存储器
4.1 cache存储器
4.1.1 什么是cache
4.1.2 局部性原理
4.1.3 技术术语
4.1.4 Pentium片内cache
4.2 cache配置方案
4.2.1 Pentium片内cache的配置
4.2.2 影响cache性能的因素
4.2.3 cache大小规模和性能
4.2.4 缔合方式和性能
4.2.5 实际cache
4.3 Pentium的cache结构
4.4 cache操作方式
4.4.1 数据cache
4.4.2 数据cache更新方案
4.4.3 指令cache
4.4.4 cache读写操作
4.4.5 cache替换算法与规则
4.4.6 cache写贯穿
4.4.7 cache写回
4.5 一致性协议
4.5.1 MESI cache一致性协议模型
4.5.2 指令cache一致性协议
习题
第5章 二级cache
5.1 什么是二级cache
5.2 二级cache与一级cache的关系
5.2.1 二级cache与一级指令cache的关系
5.2.2 二级cache与一级数据cache的关系
5.3 统一的二级cache
5.3.1 二级cache使用的MESI协议
5.3.2 二级cache与主存储器
5.3.3 二级cache查找
5.3.4 二级cache命中
5.3.5 二级cache不命中
5.3.6 二级cache的LRU算法
5.3.7 二级cache流水线
5.4 二级cache监视
5.5 数据传送方式
习题
第6章 浮点部件
6.1 综述
6.2 浮点部件体系结构
6.2.1 数值寄存器
6.2.2 状态字寄存器
6.2.3 控制字寄存器
6.2.4 标记字寄存器
6.2.5 最后的指令操作码字段
6.3 浮点部件流水线操作
6.3.1 浮点流水线
6.3.2 浮点指令的流动
6.3.3 安全指令的识别
6.4 计算基础
6.4.1 数字系统
6.4.2 数据类型和格式
6.4.3 舍入控制
6.4.4 精度控制
习题
第7章 总线
7.1 总线的概念
7.1.1 概念
7.1.2 总线标准的4个特性
7.1.3 总线分类
7.1.4 总线操作
7.1.5 总线配置结构
7.2 数据传送机制
7.2.1 实际存储器和I/O接口
7.2.2 数据传送机制
7.2.3 与8位、16位、32位以及64位存储器接口
7.3 总线周期
7.3.1 单传送周期
7.3.2 成组周期
7.3.3 中断确认周期
7.3.4 专用总线周期
7.4 PCI总线
7.4.1 PCI局部总线的特征
7.4.2 即插即用
7.4.3 PCI接插件
7.4.4 PCI性能
7.4.5 PCI总线操作
7.4.6 总线命令
7.4.7 DMA和中断
7.4.8 PCI适配器
7.4.9 PCI总线信号
习题
第8章 Pentium的保护机制
8.1 段级保护
8.2 段描述符及保护
8.2.1 类型检查
8.2.2 界限检查
8.2.3 特权级
8.3 数据访问限制
8.4 控制转移
8.5 门描述符
8.5.1 堆栈转换
8.5.2 从一个过程返回
8.6 操作系统指令
8.6.1 特权指令
8.6.2 敏感指令
8.7 指针指令
8.7.1 描述符验证
8.7.2 指针完整性与请求特权级
8.8 页级保护
8.8.1 保存保护参数的页表项
8.8.2 两级页表的组合保护
8.8.3 页保护越权
8.8.4 段与页保护的组合
习题
第9章 中断
9.1 中断的概念
9.1.1 概述
9.1.2 中断系统
9.2 异常与中断
9.2.1 中断源分类
9.2.2 中断控制器
9.2.3 异常和中断向量
9.2.4 指令的重新启动
9.3 允许及禁止中断
9.3.1 不可屏蔽中断对未来的不可屏蔽中断的屏蔽
9.3.2 IF屏蔽INTR
9.3.3 RF对调试故障的屏蔽
9.3.4 堆栈段中的异常和中断的屏蔽
9.4 中断描述符表
9.4.1 异常和中断同时存在时的优先级
9.4.2 中断描述符表
9.4.3 中断描述符表内描述符
9.5 中断过程和中断任务
9.5.1 中断过程
9.5.2 中断任务
9.6 错误代码
9.7 异常和错误小结
习题
第10章 外围接口芯片
10.1 82C37A-5高性能可编程DMA控制器接口
10.1.1 82C37A-5的内部结构
10.1.2 82C37A-5的微处理机接口
10.1.3 82C37A-5的DMA接口
10.2 CHMOS可编程时间间隔定时器芯片82C54
10.2.1 82C54的方框图
10.2.2 82C54的体系结构
10.3 82C55A可编程外围接口
10.4 82C59A可编程中断控制器
10.4.1 82C59A的方框图
10.4.2 82C59A的内部体系结构
10.4.3 对82C59A程序设计
习题
第11章 多功能外围芯片组82371
11.1 概述
11.2 寄存器地址空间
11.3 PCI与ISA/EIO之间桥的寄存器
11.3.1 PCI与ISA/EIO之间桥的PCI配置空间所需寄存器(PCI功能O)
11.3.2 DMA/EIO之间桥的I/O空间所需寄存器(I/O)
11.4 IDE控制器寄存器(PCI功能1)
11.4.1 IDE控制器PCI配置寄存器(PCI功能1)
11.4.2 IDE控制器I/O空间寄存器
11.5 USB主控制器寄存器(PCI功能2)
11.5.1 USB主控制器的PCI配置寄存器(PCI功能2)
11.5.2 USB主控制器I/O空间寄存器
11.6 电源管理寄存器
11.6.1 PCI配置的电源管理寄存器(PCI功能3)
11.6.2 电源管理I/O寄存器
11.6.3 SMBus的I/O空间寄存器
11.7 PCI/ISA桥的功能
11.7.1 存储器和I/O地址映像
11.7.2 PCI总线对BIOS存储器的访问
11.7.3 PCI接口
11.7.4 ISA/EIO接口
11.7.5 DMA控制器
11.7.6 PCI DMA
11.7.7 中断控制器
11.7.8 系列中断(串行中断)
11.7.9 定时器/计数器
11.7.10 实时时钟
11.7.11 X-bus总线支持
11.7.12 复位支持
11.8 IDE控制器功能描述
11.8.1 IDE信号配置
11.8.2 ATA寄存器模块译码
11.8.3 PIO IDE事务处理
11.8.4 总线主控设备功能
习题
第12章 多功能外围芯片组82443
12.1 概述
12.1.1 82443MX主要特征
12.1.2 440MX配置特征
12.2 体系结构概述
12.3 中央处理机CPU复位
12.4 系统地址映像
12.4.1 可寻址的存储空间
12.4.2 存储器映像
12.4.3 系统管理方式
12.4.4 存储器阴影区
12.4.5 译码规则和跨过桥的地址映像
12.4.6 输入输出地址空间
12.5 主机接口功能
12.6 存储器接口
12.6.1 动态随机存储器(DRAM)接口
12.6.2 动态随机存储器结构和配置
12.6.3 系统存储管理
12.7 AC’97音频和调制解调器控制器
12.7.1 AC’97音频控制器
12.7.2 AC’97调制解调器控制器
12.7.3 AC’97控制器的连接
12.8 PCI接口
12.8.1 PCI接口技术
12.8.2 北桥芯片组的功能
12.8.3 南桥芯片组的功能
12.9 DMA控制器
12.9.1 DMA的寄存器
12.9.2 PCI总线的DMA
12.10 定时器和实时时钟(RTC)
12.10.1 计数器/定时器
12.10.2 实时时钟(RTC)
12.11 中断控制器
12.12 USB主机控制器
12.13 IDE接口
12.14 X-bus总线
12.15 系统管理总线
习题
参考文献
1.1 微处理机的发展
1.2 微处理机体系结构
1.2.1 运算器
1.2.2 控制器
1.2.3 存储器
1.2.4 I/O设备
1.2.5 微处理机的总线结构
1.3 计算机数的表示
1.3.1 字符二进制编码
1.3.2 数值的表示
1.3.3 数据单位表示
1.3.4 表示存储器容量的计量单位
1.3.5 编址与寻址
1.4 微型计算机主要性能指标
习题
第2章 Pentium系统结构与原理
2.1 前言
2.1.1 Pentium微处理机常用术语
2.1.2 Pentium微处理机操作方式
2.1.3 RISC和CISC
2.2 Pentium寄存器
2.2.1 基本体系结构寄存器
2.2.2 系统级寄存器
2.3 CPU体系结构
2.4 Pentium采用的新技术
2.4.1 Pentium超标量执行技术
2.4.2 Pentium整数流水线
2.4.3 Pentium指令流水线技术
2.4.4 指令预取
2.4.5 指令配对规则
2.5 寻址方式
2.6 数据类型
习题
第3章 Pentium存储管理
3.1 综述
3.1.1 存储器系统
3.1.2 存储管理
3.1.3 存储器结构
3.2 Pentium分段存储管理
3.2.1 保护方式下的平台存储管理方式
3.2.2 多段存储管理方式
3.2.3 Pentium的段转换
3.2.4 存储器段及其寄存器
3.2.5 段选择符
3.2.6 段描述符
3.2.7 段描述符表
3.3 分页存储管理
3.3.1 页转换
3.3.2 允许分页位
3.3.3 线性地址
3.3.4 页表
3.3.5 页表项
3.3.6 转换旁视缓冲存储器TLB
3.4 段与页转换组合
3.4.1 平台存储管理方式
3.4.2 段覆盖页
3.4.3 页覆盖段
3.4.4 页和段边界不对准
3.4.5 页和段边界对准
3.4.6 每段的页表
3.5 保护方式下的多任务处理
习题
第4章 高速缓冲存储器
4.1 cache存储器
4.1.1 什么是cache
4.1.2 局部性原理
4.1.3 技术术语
4.1.4 Pentium片内cache
4.2 cache配置方案
4.2.1 Pentium片内cache的配置
4.2.2 影响cache性能的因素
4.2.3 cache大小规模和性能
4.2.4 缔合方式和性能
4.2.5 实际cache
4.3 Pentium的cache结构
4.4 cache操作方式
4.4.1 数据cache
4.4.2 数据cache更新方案
4.4.3 指令cache
4.4.4 cache读写操作
4.4.5 cache替换算法与规则
4.4.6 cache写贯穿
4.4.7 cache写回
4.5 一致性协议
4.5.1 MESI cache一致性协议模型
4.5.2 指令cache一致性协议
习题
第5章 二级cache
5.1 什么是二级cache
5.2 二级cache与一级cache的关系
5.2.1 二级cache与一级指令cache的关系
5.2.2 二级cache与一级数据cache的关系
5.3 统一的二级cache
5.3.1 二级cache使用的MESI协议
5.3.2 二级cache与主存储器
5.3.3 二级cache查找
5.3.4 二级cache命中
5.3.5 二级cache不命中
5.3.6 二级cache的LRU算法
5.3.7 二级cache流水线
5.4 二级cache监视
5.5 数据传送方式
习题
第6章 浮点部件
6.1 综述
6.2 浮点部件体系结构
6.2.1 数值寄存器
6.2.2 状态字寄存器
6.2.3 控制字寄存器
6.2.4 标记字寄存器
6.2.5 最后的指令操作码字段
6.3 浮点部件流水线操作
6.3.1 浮点流水线
6.3.2 浮点指令的流动
6.3.3 安全指令的识别
6.4 计算基础
6.4.1 数字系统
6.4.2 数据类型和格式
6.4.3 舍入控制
6.4.4 精度控制
习题
第7章 总线
7.1 总线的概念
7.1.1 概念
7.1.2 总线标准的4个特性
7.1.3 总线分类
7.1.4 总线操作
7.1.5 总线配置结构
7.2 数据传送机制
7.2.1 实际存储器和I/O接口
7.2.2 数据传送机制
7.2.3 与8位、16位、32位以及64位存储器接口
7.3 总线周期
7.3.1 单传送周期
7.3.2 成组周期
7.3.3 中断确认周期
7.3.4 专用总线周期
7.4 PCI总线
7.4.1 PCI局部总线的特征
7.4.2 即插即用
7.4.3 PCI接插件
7.4.4 PCI性能
7.4.5 PCI总线操作
7.4.6 总线命令
7.4.7 DMA和中断
7.4.8 PCI适配器
7.4.9 PCI总线信号
习题
第8章 Pentium的保护机制
8.1 段级保护
8.2 段描述符及保护
8.2.1 类型检查
8.2.2 界限检查
8.2.3 特权级
8.3 数据访问限制
8.4 控制转移
8.5 门描述符
8.5.1 堆栈转换
8.5.2 从一个过程返回
8.6 操作系统指令
8.6.1 特权指令
8.6.2 敏感指令
8.7 指针指令
8.7.1 描述符验证
8.7.2 指针完整性与请求特权级
8.8 页级保护
8.8.1 保存保护参数的页表项
8.8.2 两级页表的组合保护
8.8.3 页保护越权
8.8.4 段与页保护的组合
习题
第9章 中断
9.1 中断的概念
9.1.1 概述
9.1.2 中断系统
9.2 异常与中断
9.2.1 中断源分类
9.2.2 中断控制器
9.2.3 异常和中断向量
9.2.4 指令的重新启动
9.3 允许及禁止中断
9.3.1 不可屏蔽中断对未来的不可屏蔽中断的屏蔽
9.3.2 IF屏蔽INTR
9.3.3 RF对调试故障的屏蔽
9.3.4 堆栈段中的异常和中断的屏蔽
9.4 中断描述符表
9.4.1 异常和中断同时存在时的优先级
9.4.2 中断描述符表
9.4.3 中断描述符表内描述符
9.5 中断过程和中断任务
9.5.1 中断过程
9.5.2 中断任务
9.6 错误代码
9.7 异常和错误小结
习题
第10章 外围接口芯片
10.1 82C37A-5高性能可编程DMA控制器接口
10.1.1 82C37A-5的内部结构
10.1.2 82C37A-5的微处理机接口
10.1.3 82C37A-5的DMA接口
10.2 CHMOS可编程时间间隔定时器芯片82C54
10.2.1 82C54的方框图
10.2.2 82C54的体系结构
10.3 82C55A可编程外围接口
10.4 82C59A可编程中断控制器
10.4.1 82C59A的方框图
10.4.2 82C59A的内部体系结构
10.4.3 对82C59A程序设计
习题
第11章 多功能外围芯片组82371
11.1 概述
11.2 寄存器地址空间
11.3 PCI与ISA/EIO之间桥的寄存器
11.3.1 PCI与ISA/EIO之间桥的PCI配置空间所需寄存器(PCI功能O)
11.3.2 DMA/EIO之间桥的I/O空间所需寄存器(I/O)
11.4 IDE控制器寄存器(PCI功能1)
11.4.1 IDE控制器PCI配置寄存器(PCI功能1)
11.4.2 IDE控制器I/O空间寄存器
11.5 USB主控制器寄存器(PCI功能2)
11.5.1 USB主控制器的PCI配置寄存器(PCI功能2)
11.5.2 USB主控制器I/O空间寄存器
11.6 电源管理寄存器
11.6.1 PCI配置的电源管理寄存器(PCI功能3)
11.6.2 电源管理I/O寄存器
11.6.3 SMBus的I/O空间寄存器
11.7 PCI/ISA桥的功能
11.7.1 存储器和I/O地址映像
11.7.2 PCI总线对BIOS存储器的访问
11.7.3 PCI接口
11.7.4 ISA/EIO接口
11.7.5 DMA控制器
11.7.6 PCI DMA
11.7.7 中断控制器
11.7.8 系列中断(串行中断)
11.7.9 定时器/计数器
11.7.10 实时时钟
11.7.11 X-bus总线支持
11.7.12 复位支持
11.8 IDE控制器功能描述
11.8.1 IDE信号配置
11.8.2 ATA寄存器模块译码
11.8.3 PIO IDE事务处理
11.8.4 总线主控设备功能
习题
第12章 多功能外围芯片组82443
12.1 概述
12.1.1 82443MX主要特征
12.1.2 440MX配置特征
12.2 体系结构概述
12.3 中央处理机CPU复位
12.4 系统地址映像
12.4.1 可寻址的存储空间
12.4.2 存储器映像
12.4.3 系统管理方式
12.4.4 存储器阴影区
12.4.5 译码规则和跨过桥的地址映像
12.4.6 输入输出地址空间
12.5 主机接口功能
12.6 存储器接口
12.6.1 动态随机存储器(DRAM)接口
12.6.2 动态随机存储器结构和配置
12.6.3 系统存储管理
12.7 AC’97音频和调制解调器控制器
12.7.1 AC’97音频控制器
12.7.2 AC’97调制解调器控制器
12.7.3 AC’97控制器的连接
12.8 PCI接口
12.8.1 PCI接口技术
12.8.2 北桥芯片组的功能
12.8.3 南桥芯片组的功能
12.9 DMA控制器
12.9.1 DMA的寄存器
12.9.2 PCI总线的DMA
12.10 定时器和实时时钟(RTC)
12.10.1 计数器/定时器
12.10.2 实时时钟(RTC)
12.11 中断控制器
12.12 USB主机控制器
12.13 IDE接口
12.14 X-bus总线
12.15 系统管理总线
习题
参考文献
32位微机(Pentium)原理与接口技术
- 名称
- 类型
- 大小
光盘服务联系方式: 020-38250260 客服QQ：4006604884
云图客服：
用户发送的提问，这种方式就需要有位在线客服来回答用户的问题，这种 就属于对话式的,问题是这种提问是否需要用户登录才能提问
Video Player
×
Audio Player
×
pdf Player
×
