Design of SoC system

第1章绪论
第2章SoC设计概述
2.1SoC基本概念
2.2SoC研究内容
2.2.1总线技术
2.2.2IP核复用技术
2.2.3可靠性设计技术
2.2.4软硬件协同设计技术
2.2.5SoC设计验证技术
2.2.6芯片综合／时序分析技术
2.2.7可测性／可调试性设计技术
2.2.8低功耗设计技术
2.2.9新型电路实现技术
2.2.10嵌入式软件移植开发
2.3SoC分类
2.3.1CSoC技术特点
2.3.2SoPC技术特点
2.3.3ASICSoC技术特点
2.4SoC技术发展方向
2.5SoC设计流程
2.5.1功能设计阶段
2.5.2设计描述和行为级验证
2.5.3逻辑综合
2.5.4门级验证
2.5.5布局和布线
2.6IP核复用
2.6.1IP复用概念的产生
2.6.2IP复用的技术方法
2.7如何为SoC设计选择IP核
2.7.1软核与硬核的对比
2.7.2附加提供物
2.7.3EDA工具支持
2.7.4评估IP提供商
2.8降低SoC测试成本
2.8.1优化测试流程
2.8.2灵活配置测试平台
2.9SOC设计平台
2.9.1Synopsys
2.9.2Cadence
2.9.3MentorGraphics
2.10系统级设计语言
2.10.1SystemC简介
2.10.2SystemC主要内容
2.10.3SystemC与Systemverilog
2.10.4常用语言描述能力比较
习题
第3章现场可编程门阵列FPGA
3.1FPGA结构与工作原理
3.2XilinxFPGA产品概述
3.2.1Spartan系列
3.2.2Virtex系列
3.3FPGA配置
3.4实验平台介绍
习题
第4章VHDL硬件描述语言
4.1VHDL硬件描述语言简介
4.2VHDL语法要素
4.2.1文字规则
4.2.2数据对象
4.2.3VHDL数据类型
4.2.4VHDL运算符
4.3VHDL程序结构
4.3.1库、程序包说明
4.3.2实体说明
4.3.3结构体说明
4.4VHDL顺序语句
4.4.1赋值语句
4.4.2IF语句
4.4.3CASE语句
4.4.4LOOP语句
4.4.5NEXT语句
4.4.6EXIT语句
4.4.7子程序调用语句
4.4.8RETURN语句
4.4.9NULL语句
4.5VHDL并行语句
4.5.1赋值语句
4.5.2进程语句
4.5.3元件例化语句
4.5.4块语句
4.5.5生成语句
习题
第5章常用数字逻辑单元VHDL描述
5.1组合逻辑电路
5.1.1门电路
5.1.2编码器
5.1.3译码器
5.1.4数据选择器
5.1.5数值比较器
5.1.6算术运算
5.2时序逻辑电路
5.2.1触发器
5.2.2移位寄存器
5.2.3计数器
5.2.4状态机
5.3存储器设计
5.3.1RAM存储器设计
5.3.2ROM存储器设计
5.3.3FIFO存储器设计
习题
第6章ISE软件操作
6.1ISE概述
6.2ISE软件安装
6.3ISE界面
6.4ISE使用流程
6.4.1创建工程
6.4.2创建VHDL源文件
6.4.3功能仿真
6.4.4设计实现
6.4.5时序仿真
6.4.6下载配置
习题
第7章ISE中lP核应用技术
7.1DCMIP核应用
7.1.1顶层文件编写
7.1.2DCMIP核参数配置
7.1.3仿真验证
7.2RAMIP核应用
7.2.1顶层文件编写
7.2.2RAMIP核参数配置
7.2.3仿真验证
7.3ROMIP核应用
7.3.1顶层文件编写
7.3.2ROMIP核参数配置
7.3.3仿真验证
7.4FIFOIP核应用
7.4.1顶层文件编写
7.4.2FIFOIP核参数配置
7.4.3仿真验证
习题
第8章片内逻辑分析仪ChipScope应用
8.1ChipScope简介
8.2ChipScope软件安装
8.3ChipScope软件使用
8.3.1创建工程
8.3.2设计实现
8.3.3启动核插入工具
8.3.4下载配置
8.3.5启动Analyzer工具
习题
第9章基于MicroBlaze的SoPC系统设计
9.1SoPC概述
9.2MicroBlaze处理器
9.3嵌入式开发套件EDK概述
9.4EDK软件安装
9.5EDK基本开发实例
9.5.1创建工程
9.5.2添加IP核
9.5.3工程编译
9.5.4应用程序修改
9.5.5下载测试
9.6添加自定义IP核设计
9.6.1创建ISE工程
9.6.2新建EDK工程
9.6.3创建自定义IP核
9.6.4添加自定义IP核
9.6.5工程编译
9.6.6添加应用程序
9.6.7下载测试
习题
参考文献