微信扫一扫,移动浏览光盘
简介
MAX plus II软件是Altera公司提供的EPGA/CPLD开发集成环境。该软件可以支持Altera公司的不同结构的可编程逻辑器件,通过本书对该软件循序渐进的介绍,设计者可以利用MAX plus II软件进行数字电路设计,满足不同的设计要求。
MAX plus II软件是一款高效的、非常灵活的数字电路开发设计软件,它提供了多种输入方法供设计者选用,利用合适的输入方法设计完数字系统之后,设计者可利用逻辑综合工具进行逻辑综合,并可以用仿真器进行软件仿真,使设计者能够尽早发现设计中的错误,缩短设计周期。
本书为了详尽地介绍软件的使用方法和设计技巧,采用了图文并茂的方式,并结合具体的实例进行解说,方便了读者的阅读,使读者迅速掌握该软件。在介绍软件的同时,本书也对Altera公司的可编程逻辑器件和硬件描述语言VHDL进行了介绍,对器件的了解可使设计者更好的利用器件资源,掌握硬件描述语言可以快速的用VHDL进行设计。
本书适合高等院校学生、电子设计爱好者使用,尤其适合于具有电子技术基础的读者,并可以作为从事工程设计的设计开发人员的参考书。
目录
第一章 可编程逻辑器件
1.1 专用集成电路ASIC
1.2 FPGA/CPLD概述
1.3 PLD/FPGA结构与原理
1.4 Altera产品简介
1.5 Altera的MAX 7000系列器件介绍
1.6 Altera的FLEX 10K系统器件介绍
第二章 MAX plus II概述
2.1 MAX plus II的系统配置和安装
2.2 MAX plus II的授权
2.3 初识MAX plus II
2.4 MAX plus II的设计流程
2.5 入门实例
第三章 原理图输入法设计
3.1 设计编写原则
3.2 原理图输入法设计
3.3 器件选择和管脚锁定
3.4 底层图编辑器锁定引脚
第四章 设计项目编译
4.1 设计医生
4.2 仿真网表的生成
4.3 适配规则和报告文件的设定
4.4 逻辑综合选项设计
4.5 全局器件属性设定
4.6 时间需求选项
4.7 打包设定
4.8 其他设置
4.9 编译结果
第五章 时序电路仿真
5.1 时序电路设计
5.2 项目编译
5.3 波形仿真
第六章 硬件描述语言VHDL
6.1 VHDL语言介绍
6.2 基本的VHDL术语
6.3 VHDL行为健模
6.4 VHDL的数据对象和数据类型
6.5 VHDL的子程序
6.6 VHDL预定义属性
6.7 VHDL的配置
第七章 文本输入法设计
……
第八章 器件编程
1.1 专用集成电路ASIC
1.2 FPGA/CPLD概述
1.3 PLD/FPGA结构与原理
1.4 Altera产品简介
1.5 Altera的MAX 7000系列器件介绍
1.6 Altera的FLEX 10K系统器件介绍
第二章 MAX plus II概述
2.1 MAX plus II的系统配置和安装
2.2 MAX plus II的授权
2.3 初识MAX plus II
2.4 MAX plus II的设计流程
2.5 入门实例
第三章 原理图输入法设计
3.1 设计编写原则
3.2 原理图输入法设计
3.3 器件选择和管脚锁定
3.4 底层图编辑器锁定引脚
第四章 设计项目编译
4.1 设计医生
4.2 仿真网表的生成
4.3 适配规则和报告文件的设定
4.4 逻辑综合选项设计
4.5 全局器件属性设定
4.6 时间需求选项
4.7 打包设定
4.8 其他设置
4.9 编译结果
第五章 时序电路仿真
5.1 时序电路设计
5.2 项目编译
5.3 波形仿真
第六章 硬件描述语言VHDL
6.1 VHDL语言介绍
6.2 基本的VHDL术语
6.3 VHDL行为健模
6.4 VHDL的数据对象和数据类型
6.5 VHDL的子程序
6.6 VHDL预定义属性
6.7 VHDL的配置
第七章 文本输入法设计
……
第八章 器件编程
可编程逻辑器件开发技术MAX+plus II
- 名称
- 类型
- 大小
光盘服务联系方式: 020-38250260 客服QQ：4006604884
云图客服：
用户发送的提问，这种方式就需要有位在线客服来回答用户的问题，这种 就属于对话式的,问题是这种提问是否需要用户登录才能提问
Video Player
×
Audio Player
×
pdf Player
×
