主编还有：李静辉、苗凤娟、马丽

第1章 绪论
1.1 EDA技术概述
1.2 数字IC的EDA设计流程
1.3 硬件描述语言
1.4 Verilog HDL的主要功能
1.5 Verilog HDL的设计方法
1.6 可编程器件概述
第2章 Verilog HDL基础知识
2.1 模块的基本结构及其描述方式
2.2 Verilog HDL设计流程
2.3 Verilog HDL语法
2.4 数据类型
2.5 运算符
2.6 系统任务与系统函数
2.7 编译预处理
第3章 Verilog HDL行为建模
3.1 模块的行为描述
3.2 赋值语句
3.3 语句块
3.4 条件语句
3.5 循环语句
3.6 过程说明语句
3.7 时间控制
3.8 过程连续赋值语句
3.9 任务和函数说明语句
3.10 行为建模实例
第4章 Verilog HDL数据流建模
4.1 连续赋值语句
4.2 数据流建模具体实例
第5章 Verilog HDL结构建模
5.1 模块定义结构
5.2 模块端口
5.3 实例化语句
5.4 结构化建模具体实例
第6章 数字IC单元设计举例
6.1 基于Verilog HDL组合逻辑电路设计
6.2 基于Verilog HDL时序逻辑电路设计
6.3 基于Verilog HDL移位寄存器设计
6.4 基于Verilog HDL数字模块设计
6.5 利用有限状态机进行复杂时序逻辑的设计
6.6 利用状态机的嵌套实现层次结构化设计
6.7 通过模块之间的调用实现自顶向下的设计
第7章 程序验证
7.1 测试验证程序的编写
7.2 波形产生
7.3 测试验证程序实例
7.4 从文本文件中读取向量
7.5 向文本文件中写入向量
7.6 时序检测器
第8章 综合设计实例
8.1 有限状态机的概念及其设计实例
8.2 RISC中央处理单元(CPU)的顶层设计
第9章 FPGA设计实例
9.1 AlteraDE2开发板的结构
9.2 Ahera DE2开发板接口定义
9.3 FPGA芯片配置
9.4 基于DE2开发板交通灯设计案例
附录A Verilog HDL设计规范
附录B Active HDL
附录C Quartus II
附录D Modeisim
参考文献