CPLD/FPGA与ASIC设计实践教程

第1章 绪论
1.1 EDA技术的发展史
1.2 CPLD/FPGA的发展史
1.2.1 数字集成电路的分类
1.2.2 可编程逻辑器件的发展史
1.3 EDA技术的基本设计方法
1.3.1 数字电路设计的基本方法
1.3.2 现代数字系统的设计方法
1.3.3 CPLD/FPGA设计流程
1.4 常用EDA设计工具介绍
1.4.1 电子电路设计与仿真工具
1.4.2 PCB设计软件
1.4.3 IC设计软件
1.4.4 CPLD/FPGA设计工具
思考与练习题
第2章 可编程逻辑器件基础
2.1 PLD器件及其分类
2.1.1 PLD器件
2.1.2 PLD的分类
2.2 可编程逻辑器件结构简介
2.2.1 标准门单元、电路示意及PAL等效图
2.2.2 PLD的逻辑表示方法
2.2.3 PLD的基本结构
2.3 CPLD/FPGA的结构和原理
2.3.1 EPLD和CPLD的基本结构
2.3.2 FPGA的基本结构
2.4 CPLD/FPGA器件的编程
2.4.1 Altera公司的EPLD/CPLD器件及配置与编程
2.4.2 Lattice公司的ISP-CPLD器件及编程
2.4.3 Xilinx公司的CPLD/FPGA器件及编程
2.4.4 CPLD/FPGA通用下载
2.5 边界扫描测试技术
思考与练习题
第3章 EDA工具应用设计实践
3.1 Quartus II简介
3.2 Quartus II的使用方法
3.2.1 原理图输入法
3.2.2 HDL输入法
思考与练习题
第4章 数字系统与Verilog HDL描述
4.1 Verilog HDL的一般结构
4.1.1 电子系统、电路、模块
4.1.2 Verilog HDL模块的结构
4.1.3 Verilog HDL模块的描述
4.2 数字电路的Verilog HDL模型与设计
4.2.1 交通灯监视电路设计
4.2.2 4位二进制数/8421 BCD码
4.2.3 函数发生器设计
4.2.4 四选一数据选择器
4.2.5 三进制计数器设计
4.2.6 移位寄存器设计
4.2.7 伪随机序列信号发生器设计
思考与练习题
第5章 Verilog HDL语言基础
5.1 为什么要用Verilog HDL
5.1.1 Verilog HDL的发展史
5.1.2 传统数字电路设计方法的回顾
5.2 Verilog HDL基础语法
5.2.1 词法
5.2.2 数据类型
5.2.3 运算符及表达式
5.2.4 系统任务与系统函数
5.3 Verilog HDL行为描述
5.3.1 行为描述的结构
5.3.2 语句块
5.3.3 控制语句
5.3.4 赋值语句
5.3.5 任务与函数结构
5.3.6 时序控制
5.3.7 用户定义的原语
思考与练习题
第6章 Verilog HDL设计实例与设计进阶
6.1 组合逻辑电路设计
6.1.1 基本的门电路
6.1.2 数据比较器
6.1.3 编码器和译码器设计
6.2 时序逻辑电路设计
6.2.1 触发器设计
6.2.2 数据锁存器设计
6.2.3 数据寄存器设计
6.2.4 移位寄存器设计
6.2.5 计数器设计
6.3 状态机设计
6.3.1 状态机的结构
6.3.2 利用Verilog HDL设计状态机
6.4 设计方法与技巧
6.4.1 综合的一般原则
6.4.2 HDL编码指导
6.4.3 如何消除毛刺
6.4.4 阻塞赋值与非阻塞赋值的区别
6.4.5 代码对综合的影响
6.4.6 用always块实现较复杂的组合逻辑电路
6.4.7 Verilog HDL中函数的使用
6.4.8 Verilog HDL中任务的使用
思考与练习题
第7章 综合设计实例
7.1 篮球30s可控计时器设计
7.2 设计汽车尾灯控制电路
7.3 交通控制灯逻辑电路设计
7.4 简易电子钟设计
7.5 环形计数器与扭环形计数器
7.6 洗衣机控制电路设计
7.7 8位可逆计数器和三角波发生器
7.8 简易数字频率计
思考与练习题
第8章 设计实验项目
8.1 可逆四位码变换器
8.2 可逆计数器
8.3 设计一个步进电机脉冲分配器电路
8.4 伪随机信号产生器
8.5 舞台彩灯控制电路
8.6 数字跑表电路设计
8.7 设计一个闹时电路
8.8 设计一个校时电路
8.9 设计一个交通灯控制器
8.10 设计一个顺序控制器
8.11 数字频率计设计
8.12 设计一个数字电控密码锁
8.13 多功能数字钟设计
参考文献
附录1 Verilog HDL关键字
附录2 现代EDA技术综合实验系统简介