微信扫一扫,移动浏览光盘
简介
《新编高等院校计算机科学与技术规划教材:FPGA设计开发与工程实践》围绕FPGA设计开发与工程实践，介绍了FPGA基本原理和基本设计步骤、VHDL语言设计基础、FPGA常用设计技巧，结合Xilinx公司产品描述了FPGA硬件资源及使用特点、ISE软件的基本使用方法和新款开发板选型参考，并分析了高速通信领域的典型应用案例。《新编高等院校计算机科学与技术规划教材:FPGA设计开发与工程实践》力求覆盖FPGA系统设计所需要的各主要方面知识，达到基础和提高并重、理论与实践并行、基础和前沿并举，使从初学者到有一定开发经验的读者都能从中获益。
目录
第1章FPGA设计总论
1.1可编程逻辑设计发展路线
1.2FPGA原理基础
1.2.1FPGA的基本结构
1.2.2FPGA的工作方式
1.2.3软核、硬核以及固核的概念
1.3FPGA设计的基本步骤
1.4主流FPGA芯片介绍
1.4.1Xilinx公司的代表产品
1.4.2Altera公司的代表产品
1.4.3Latrice公司的代表产品
第2章VHDL设计基础
2.1关于VHDL
2.2VHDL的基本结构
2.3命名法则
2.4数据类型
2.5VHDL语言要素
2.5.1运算符及其种类
2.5.2数据对象
2.6VHDL的主要描述语句
2.6.1VHDL顺序语句
2.6.2VHDL并行语句
2.7状态机
第3章Xilinx芯片资源
3.1概述
3.2可配置逻辑模块
3.2.1CLB综述
3.2.2切片描述
3.2.3CLB／Slice配置
3.2.4查找表（LUT）
3.2.5存储元件
3.2.6分布式RAM和内存（仅在SliceM可用）
3.2.7分布式RAM数据流
3.2.8只读存储器（ROM）
3.2.9移位寄存器（仅在SliceM可用）
3.2.10移位寄存器数据流
3.2.11多路复用器
3.2.12快速先行进位逻辑
3.3块存储器
3.3.1RAM块简介
3.3.2同步双端口和单端口的RAM
3.3.3简单的双端口RAM块
3.3.4级联RAM块
3.3.5RAM块纠错码
3.4数字信号处理器DSP48E
3.4.1Virtex—6FPG.ADSP48E结构的特色
3.4.2DSP48E1块和互连器件
3.4.3DSP48E1切片原型
3.5高速串行收发器GTX／GTH／GTP
3.5.1概述
3.5.2Virtex—6FPGAGTX收发器向导
第4章XilinxISE14.3的安装与使用
4.1关于ISE
4.1.1ISE简要介绍
4.1.2ISE14.3软件的安装
4.1.3ISE14.3软件的基本操作
4.2HDL代码输入
4.2.1新建工程
4.2.2创建源文件
4.2.3标准语言模板的使用
4.2.4XilinxIPCore的使用
4.3原理图输入
4.3.1新建工程
4.3.2原理图文件
4.4基于ISE的开发流程
4.4.1基于XilinxXST的综合
4.4.2基于ISE的仿真
4.4.3基于ISE的实现
4.4.4使用PlanAhead分配FPGA管脚
4.4.5使用UCF文件分配FPGA管脚
4.4.6基于ISE的硬件编程
第5章FPGA常用设计技巧
5.1关于VirtexFPGA中DCM的使用
5.2关于VirtexFPGA中三态门的使用
5.2.1关于Virtex的内部的三态资源
5.2.2三态门的描述
5.2.3对信号直接赋值
5.2.4三态门的定位方法
5.2.5对布线结果的分析
5.3Virtex器件BlockRAM的使用
5.3.1Virtex器件BlockRAM的结构特点
5.3.2通过图形化界面CoreGenerator使用BlockRAM
5.4关于乘法器
5.4.1乘法器的标准写法
5.4.2资源使用情况及时延特性
5.4.3结论
5.5关于计数器
5.5.1标准写法
5.5.2资源使用情况及时延特性
5.5.3结论
5.6关于加法器
5.6.1标准写法
5.6.2资源使用情况及时延特性
5.6.3结论
5.7关于匹配滤波器
5.7.1标准结构的匹配滤波器
5.7.2倒置结构的匹配滤波器
5.7.3倒置结构的匹配滤波器（不需要累加RAM）
5.7.4结论
5.8时间约束
5.8.1时间约束参数的意义
5.8.2时间约束参数的设定方法
5.8.3时间约束参数的取值
5.8.4时间约束参数的加入时机
第6章Xilinx开发板介绍
6.1Spartan系列开发板
6.1.1符合RoHS规范的SP605基础板
6.1.2AvnetSpartan—6LX150T开发板
6.2Virtex系列开发板
6.2.1Virtex-6系列开发板
6.2.2Virtex—7系列开发板
6.3Kintex—7系列开发板
6.4NetFPGA和NetFPGA—10G
6.4.1NetFPGA
6.4.2NetFPGA—10G
第7章FPGA通信开发案例介绍
7.110GMAC
7.1.1MAC模块与10GbE系统结构
7.1.210GbEMAC模块实现和功能描述
7.1.3模块接口与模块列表
7.1.4使用10GMACIP核以及时序分析
7.2以太网MAC地址自学习模块设计
7.2.1设计任务描述
7.2.2原理分析与系统方案
7.2.3设计实现
7.2.4MAC地址表的其他方案——CAM
7.2.5VHDL代码实现
7.2.6仿真结果及分析
7.3DDC数字下变频器
7.3.1设计目标
7.3.2DDC原理分析
7.3.3参数设定
7.3.4NCO模块
7.3.5数字混频模块
7.3.6CIC模块
7.3.7HB模块
7.3.8FIR模块
7.3.9DDC集成与验证
主要缩略语表
参考文献
1.1可编程逻辑设计发展路线
1.2FPGA原理基础
1.2.1FPGA的基本结构
1.2.2FPGA的工作方式
1.2.3软核、硬核以及固核的概念
1.3FPGA设计的基本步骤
1.4主流FPGA芯片介绍
1.4.1Xilinx公司的代表产品
1.4.2Altera公司的代表产品
1.4.3Latrice公司的代表产品
第2章VHDL设计基础
2.1关于VHDL
2.2VHDL的基本结构
2.3命名法则
2.4数据类型
2.5VHDL语言要素
2.5.1运算符及其种类
2.5.2数据对象
2.6VHDL的主要描述语句
2.6.1VHDL顺序语句
2.6.2VHDL并行语句
2.7状态机
第3章Xilinx芯片资源
3.1概述
3.2可配置逻辑模块
3.2.1CLB综述
3.2.2切片描述
3.2.3CLB／Slice配置
3.2.4查找表（LUT）
3.2.5存储元件
3.2.6分布式RAM和内存（仅在SliceM可用）
3.2.7分布式RAM数据流
3.2.8只读存储器（ROM）
3.2.9移位寄存器（仅在SliceM可用）
3.2.10移位寄存器数据流
3.2.11多路复用器
3.2.12快速先行进位逻辑
3.3块存储器
3.3.1RAM块简介
3.3.2同步双端口和单端口的RAM
3.3.3简单的双端口RAM块
3.3.4级联RAM块
3.3.5RAM块纠错码
3.4数字信号处理器DSP48E
3.4.1Virtex—6FPG.ADSP48E结构的特色
3.4.2DSP48E1块和互连器件
3.4.3DSP48E1切片原型
3.5高速串行收发器GTX／GTH／GTP
3.5.1概述
3.5.2Virtex—6FPGAGTX收发器向导
第4章XilinxISE14.3的安装与使用
4.1关于ISE
4.1.1ISE简要介绍
4.1.2ISE14.3软件的安装
4.1.3ISE14.3软件的基本操作
4.2HDL代码输入
4.2.1新建工程
4.2.2创建源文件
4.2.3标准语言模板的使用
4.2.4XilinxIPCore的使用
4.3原理图输入
4.3.1新建工程
4.3.2原理图文件
4.4基于ISE的开发流程
4.4.1基于XilinxXST的综合
4.4.2基于ISE的仿真
4.4.3基于ISE的实现
4.4.4使用PlanAhead分配FPGA管脚
4.4.5使用UCF文件分配FPGA管脚
4.4.6基于ISE的硬件编程
第5章FPGA常用设计技巧
5.1关于VirtexFPGA中DCM的使用
5.2关于VirtexFPGA中三态门的使用
5.2.1关于Virtex的内部的三态资源
5.2.2三态门的描述
5.2.3对信号直接赋值
5.2.4三态门的定位方法
5.2.5对布线结果的分析
5.3Virtex器件BlockRAM的使用
5.3.1Virtex器件BlockRAM的结构特点
5.3.2通过图形化界面CoreGenerator使用BlockRAM
5.4关于乘法器
5.4.1乘法器的标准写法
5.4.2资源使用情况及时延特性
5.4.3结论
5.5关于计数器
5.5.1标准写法
5.5.2资源使用情况及时延特性
5.5.3结论
5.6关于加法器
5.6.1标准写法
5.6.2资源使用情况及时延特性
5.6.3结论
5.7关于匹配滤波器
5.7.1标准结构的匹配滤波器
5.7.2倒置结构的匹配滤波器
5.7.3倒置结构的匹配滤波器（不需要累加RAM）
5.7.4结论
5.8时间约束
5.8.1时间约束参数的意义
5.8.2时间约束参数的设定方法
5.8.3时间约束参数的取值
5.8.4时间约束参数的加入时机
第6章Xilinx开发板介绍
6.1Spartan系列开发板
6.1.1符合RoHS规范的SP605基础板
6.1.2AvnetSpartan—6LX150T开发板
6.2Virtex系列开发板
6.2.1Virtex-6系列开发板
6.2.2Virtex—7系列开发板
6.3Kintex—7系列开发板
6.4NetFPGA和NetFPGA—10G
6.4.1NetFPGA
6.4.2NetFPGA—10G
第7章FPGA通信开发案例介绍
7.110GMAC
7.1.1MAC模块与10GbE系统结构
7.1.210GbEMAC模块实现和功能描述
7.1.3模块接口与模块列表
7.1.4使用10GMACIP核以及时序分析
7.2以太网MAC地址自学习模块设计
7.2.1设计任务描述
7.2.2原理分析与系统方案
7.2.3设计实现
7.2.4MAC地址表的其他方案——CAM
7.2.5VHDL代码实现
7.2.6仿真结果及分析
7.3DDC数字下变频器
7.3.1设计目标
7.3.2DDC原理分析
7.3.3参数设定
7.3.4NCO模块
7.3.5数字混频模块
7.3.6CIC模块
7.3.7HB模块
7.3.8FIR模块
7.3.9DDC集成与验证
主要缩略语表
参考文献
FPGA设计开发与工程实践
- 名称
- 类型
- 大小
光盘服务联系方式: 020-38250260 客服QQ：4006604884
云图客服：
用户发送的提问，这种方式就需要有位在线客服来回答用户的问题，这种 就属于对话式的,问题是这种提问是否需要用户登录才能提问
Video Player
×
Audio Player
×
pdf Player
×
