SoC原理、实现与应用

第1章 SoC简介
1.1半导体核心技术
1.1.1SoC特点
1.1.2SoC设计技术
1.1.3SoC的产品效益
1.1.4技术挑战
1.1.5商业挑战
1.2SoC对产业产生巨大冲击
1.2.1从产品迈向解决方案
1.2.2SoC设计的平台化
1.2.3系统业者/IC产品业者分工模式的改变
1.2.4供应链各部门间联盟合作之风盛行
1.2.5晶圆制造的生态变动
1.3SoC软/硬件协同设计
1.3.1可用性问题
1.3.2SoC设计过程的质量保证
1.3.3IC业的虚拟再集成
1.4SoC功能验证
1.4.1模块为基础SoC的验证
1.4.2平台为基础的SoC验证
1.4.3传统的验证方式
1.4.4可验证性设计
1.5SoC与单片机应用技术的发展
1.5.1SoC技术与应用
1.5.2SoC的应用
1.5.3SoC技术中的单片机
第2章 处理器设计与ARMSoC体系结构
2.1处理器设计
2.1.1指令设计
2.1.2处理器设计中的权衡
2.2ARM指令格式和时序
2.2.1处理器模式
2.2.2寄存器
2.2.3流水线
2.2.4时序
2.2.5指令
2.3精简指令集计算机
2.3.1数据处理指令
2.3.2数据传送指令
2.3.3控制流指令
2.3.4编写简单的汇编语言程序
2.3.5程序设计
2.4低功耗设计
2.5ARM体系结构
2.5.1AcornRISC机器
2.5.2体系结构的继承
2.5.3ARM编程模型
2.5.4ARM开发工具
第3章 ARMSoC的组织与实现
3.1流水线ARM的组织
3.1.13级流水线ARM的组织
3.1.25级流水线ARM的组织
3.2ARM指令执行
3.3ARM的实现
3.4ARM协处理器接口
3.5VHDL语言
3.5.1VHDL语言简介
3.5.2VHDL语言基础知识
3.5.3VHDL基本单元
3.5.4VHDL语句
3.5.5VHDL程序举例
第4章 存储器层次
4.1存储器容量及速度
4.2片上存储器
4.3Cache
4.4Cache设计示例
4.5存储器管理
4.6存储元件与阵列
4.6.1一般属性
4.6.2锁存器
4.6.3时钟与同步
4.6.4主-从触发器和边沿触发器
4.6.5寄存器
4.6.6随机存取存储器
4.6.7只读存储器
第5章 体系结构对操作系统的支持
5.1操作系统简介
5.1.1多用户系统
5.1.2存储器管理
5.1.3保护
5.1.4资源分配
5.1.5单用户系统
5.1.6嵌入式系统
5.2ARM系统控制协处理器
5.2.1CP15指令
5.2.2保护单元
5.2.3MMU
5.3保护单元寄存器CP15
5.4ARM保护单元
5.4.1保护单元的结构
5.4.2区域优先级
5.4.3Harvard核
5.5CP15MMU寄存器
5.6ARMMMU结构
5.6.1存储器粒度
5.6.2页域
5.6.3转换过程
5.6.4段转换
5.6.5页转换
5.6.6访问权限
5.6.7Cache和写缓冲控制
5.6.8外部故障
5.7同步
5.7.1互斥
5.7.2SWAP
5.8上下文切换
5.8.1同时切换
5.8.2存储器状态
5.8.3浮点状态
5.8.4转换状态
5.9输入/输出
5.9.1存储器映射的外围设备
5.9.2存储器映射问题
5.9.3直接存储器访问
5.9.4快速中断请求
5.9.5中断延迟
5.9.6Cache和I/O交互作用
5.9.7减小延迟
5.9.8其他Cache问题
5.9.9操作系统问题
第6章 基本数字逻辑单元设计
6.1逻辑电路
6.1.1数字逻辑分类
6.1.2组合逻辑电路
6.2组合逻辑电路的设计
6.2.1组合逻辑电路的分析
6.2.2组合逻辑电路的设计
6.3集成逻辑门
6.3.1概述
6.3.2发射极耦合逻辑门
6.3.3MOS逻辑门
6.3.4NMOS逻辑门电路
6.3.5PMOS逻辑门电路
6.3.6CMOS逻辑电路
6.4不同逻辑系列的配合问题
6.4.1逻辑电平的配合
6.4.2驱动能力的配合
6.4.3各种集成逻辑门性能比较
6.5时序逻辑电路设计
6.5.1基本RS触发器
6.5.2锁存器
6.5.3主从RS触发器
6.5.4钟控RS触发器
6.5.5主从JK触发器
6.5.6沿触发JKF/F
6.5.7D触发器
6.5.8T触发器
6.5.9触发器逻辑功能的转换
第7章 SoC的层次结构设计
7.1SoC的结构
7.1.1引言
7.1.2系统集成芯片的硬件结构
7.1.3嵌入式软件
7.2数字结构的层次结构设计
7.2.1芯片的划分
7.2.2系统间互连的表示
7.3系统的仿真和测试
7.3.1概述
7.3.2仿真程序的设计方法
7.3.3TEXIO建立测试程序
7.4SoC中的嵌埋式精简指令集处理器RISC
7.4.1概述
7.4.2RISC的定义与特点
7.4.3RISC的指令特点
7.4.4RISC的并行处理技术
7.4.5RISC/DSP结构
7.4.6RISC核的设计
7.5SoC的软/硬件协同设计
7.5.1软/硬件协同设计的概念
7.5.2性能分析
7.6性能评估
7.6.1时间性能估计
7.6.2代价估计
7.7嵌入式实时操作系统RTOS
7.7.1实时操作系统
7.7.2嵌入式实时操作系统
7.7.3实时多任务高度
7.7.4信号与信号量(semaphore)
第8章 可编程逻辑器件
8.1概述
8.1.1可编程逻辑器件的发展
8.1.2用户再构造电路和可编程ASIC电路
8.1.3可编程逻辑器件的分类
8.2可编程逻辑器件的编程元件
8.2.1熔丝型开关
8.2.2反熔丝开关
8.2.3浮栅编程技术
8.3可编程阵列逻辑(PAL)器件
8.3.1现场可编程逻辑阵列(FPLA)器件
8.3.2PAL器件的基本结构
8.3.3PAL器件的输出和反馈结构
8.3.4PAL器件编号与典型PAL器件介绍
8.3.5PAL器件的应用
8.4PAL与GAL器件的电路结构
8.4.1PLD的电路表示方法
8.4.2PLD的基本电路结构
8.4.3PAL器件的电路结构
8.4.4通用阵列逻辑GAL(Generic Array Logic)
8.5ispLSI系列CPLD
8.5.1概述
8.5.2ispLSI1000系列CPLD的结构特点
8.5.3ispLSICPLD的测试和编程特性
8.5.4ispLSI2000系列的结构
8.5.5ispLSI3000系列CPLD
8.5.6ispLSI5000系列CPLD
8.5.7ispLSI8000系列CPLD的结构和工作原理
8.6现场可编程门阵列
8.6.1概述
8.6.2XC4000系列FPGA的结构和工作原理
8.6.3Spartan系列FPGA
8.7Virtex-II系列FPGA的结构和性能
8.7.1概述
8.7.2Virtex-IIFPGA的总体结构
8.7.3Virtex-IIFPGA的可构造逻辑模块
8.7.418K位可选择RAM模块
8.7.5嵌入式乘法器
8.7.6全局时钟多路缓冲器
8.7.7数字时钟管理器DCM
8.7.8输入输出模块
8.7.9有源互连技术
8.8基于HDPLD的系统设计实现
8.8.1设计实现概述
8.8.2器件的选择
8.8.3HDPLD的设计流程
第9章 可测试结构设计
9.1可测试设计的意义
9.2可测性基础
9.2.1故障模型
9.2.2可测性分析
9.2.3测试向量生成
9.3可测性结构设计
9.3.1专门测试设计
9.3.2扫描测试技术
9.3.3内建自测试技术
9.3.4系统测试技术
9.4智能型电子系统设计方法与过程
9.4.1系统设计方法
9.4.2微机应用系统硬件设计与调试原则
9.4.3微机应用系统软件开发
9.5微型计算机应用系统设计
9.5.1微型计算机的系统板组成
9.5.2PC/AT总线与时序
9.5.3系统存储器空间和I/O地址分配
9.5.4PC/AT系统的I/O通道
9.5.5系统接口部件
9.5.6外部设备接口
参考文献