Handbuch der Electronic Design Automation

eda概况

第1章 概论

参考文献

第2章 电子设计自动化的方案

2．1 设计系统分类

2．2 设计的步骤

2．2．1 技术规范的制定

2．2．2 算法模块

2．2．3 寄存器传输级

2．2．4 逻辑设计

2．2．5 晶体管电路设计

2．2．6 掩膜的几何图形设计(版图)

2．2．7 试验结构的补充

2．3 执行和验证

2．4 自顶向下设计流程还是自底向上设计流程

2．5 eda的简史

2．5．1 第一代eda

2．5．2 第二代eda

2．5．3 第三代eda

2．5．4 设计产出率的发展

.2．5．5 展望第四代eda

参考文献

符号设计

第3章 符号的设计规范

3．1 符号的电路图输入作用

3．1．1 电子设计的第一步

3．1．2 结构和特性描述

3．1．3 标准化

3．2 电路图编辑器

3．2．1 电路图编辑器的图形元件

3．2．2 图形设计的结构和组织

3．2．3 分配一性能一属性

3．2．4 符号库

3．2．5 符号编辑器

3．2．6 编辑功能

3．2．7 电路图编辑器的特殊功能

3．3 网表的产生

3．4 电路图输入的例子

3．4．1 fpga／cpld设计例子

3．4．2 电路板设计的例子

3．4．3 集成电路单元设计的例子

3．4．4 标准单元集成电路设计的例子

参考文献

高级语言设计

第4章 采用高级语言的设计规范

4．1 概述

4．1．1 vhdl的起源

4．1．2 vhdl设计流程

4．2 vhdl设计的结构

4．2．1 信号

4．2．2 接口(端口)

4．2．3 实体

4．2．4 工作库work

4．2．5 构造体

4．2．6 器件

4．2．7 配置

4．2．8 "7段位十六进制"的两部分转换

4．3 并行语句

4．3．1 简单信号赋值

4．3．2 条件信号赋值

4．3．3 选择信号赋值

4．3．4 带有优先级判断的输入端编码器

4．4 vhdl里的仿真模块

4．4．1 驱动

4．4．2 延时同步机制

4．4．3 延时建模

4．4．4 比较传输延时和惯性延时

4．5 进程

4．5．1 特性

4．5．2 信号和变量

4．5．3 顺序语句

4．6 顺序(同步)逻辑

4．6．1 组合体

4．6．2 寄存器和d触发器

4．6．3 时序进程

4．6．4 异步总线信号的处理

4．7 类型

4．7．1 标准类型

4．7．2 枚举类型

4．7．3 物理类型

4．7．4 记录类型

4．7．5 数组类型

4．7．6 存取类型

4．7．7 文件类型

4．7．8 存取类型堆栈形式的模块化

4．8 操作符

4．8．1 标准操作符

4．8．2 布尔操作符

4．8．3 比较操作符

4．8．4 操作符的重载

4．8．5 带重载的"+"操作符的枚举类型加法

4．9 子程序

4．9．1 函数

4．9．2 进程

4．9．3 决断函数wired-or

4．10 测试平台

4．10．1 激活模型

4．10．2 响应模型

4．10．3 包集合textio

4．10．4 一个测试平台的例子

4．11 程序包和库

4．11．1 程序包的构造

4．11．2 库文件

4．11．3 在程序包里的多个操作符

4．12 高级vhdl

4．12．1 generics语句

4．12．2 attribute(属性)描述与定义语句

参考文献

第5章 图解式特性说明

5．1 概述

5．1．1 简要说明

5．1．2 设计结构

5．1．3 使用图解式说明的设计周期

5．2 图形化描述的原则

5．2．1 方块图

5．2．2 真值表

5．2．3 流程图

5．2．4 状态图

参考文献

第6章 逻辑综合

6．1 概述

6．2 可逻辑综合的vhdl代码示例

6．3 分块化

6．4 分层修改

6．5 优化

6．5．1 优化要求的作用

6．5．2 优化策略

6．5．3 两级逻辑的优化

6．5．4 顺序逻辑的优化

6．6 重新定时

6．7 工艺映射

6．8 可逻辑综合化的结构、属性、类型和操作符

参考文献

第7章 硬件/软件协作设计

7．1 设计再应用

7．1．1 为什么要重复使用设计模块

7．1．2 硬件/软件宏，虚拟器件和"有版权设备"(ip)

7．1．3 参数可变化的器件

7．1．4 标准化--"虚拟插座接口联盟"(vsia)

7．1．5 作为商业对象的虚拟器件

7．2 使用虚拟器件和处理器的设计

7．2．1 使用fpga工艺的设计

7．2．2 asic结构处理器的使用

7．2．3 嵌入式软件

7．2．4 硬件/软件协仿真

7．2．5 asic里的元件的布局和布线

7．3 面向硬件/软件码设计的eda系统

7．3．1 对于设计空间检测的程序系统(设计空间检测工具)

7．3．2 面向不规则目标结构的编译器(可重定位编译器)

7．3．3 集成程序系统

7．4 片上系统的设计

7．4．1 概念与规范

7．4．2 微机械系统：数字、模拟和机械世界的连接

7．4．3 在soc仿真中的问题

7．4．4 一个挑战：片上系统的测试

7．4．5 soc设计实例

参考文献

第8章 表格化的设计形式

8．1 网络列表形式

8．2 spice格式

8．2．1 spice网络列表的格式

8．2．2 控制指令的格式

8．2．3 一个spice网络列表的例子

8．3 edif(电子设计交换格式)

8．3．1 "edif200"的结构与组件

8．3．2 一个edif网络列表的实例

8．4 sdf格式

8．4．1 sdf格式的目标

8．4．2 设计过程中的sdf数据

8．4．3 sdf的结构与元器件

8．4．4 一个sdf例子

参考文献

建模和验证

第9章 设计验证

9．1 仿真验证

9．2 形式验证的基本操作法

9．3 静态定时分析

9．4 临界信号的识别

9．5 借助可编程器件进行验证

参考文献

第10章 模拟仿真

10．1 spice设计方案

10．1．1 分析类型

10．1．2 用网表描述电路

10．1．3 历史

10．1．4 spice的数学方法

10．1．5 spice的程序结构

10．2 spice晶体管模型

10．2．1 双极型晶体管

10．2．2 mosfet

10．3 运算放大器模型

10．3．1 器件模型

10．3．2 abm模型

10．3．3 运算放大器的宏模型

10．4 判断模拟电路稳定性的闭环增益分析

参考文献

第11章 数字仿真

11．1 数字仿真有什么用

11．2 仿真模型和集成电路

11．3 标准化数字模型的sdf格式

11．4 数字电路仿真系统的结构

11．4．1 证明规定功能的数字仿真器

11．4．2 逻辑值系统

11．5 证明电路可测试性的故障仿真

11．6 仿真的功效和应用

11．6．1 实例："与非"电路

11．6．2 实例：rs触发器

11．7 证明电路可测试性时仿真器的效能

11．8 用设计例子"七段译码器"看故障仿真的功效

11．9 设计举例"带进位的16位计数器"的故障仿真

11．9．1 "4位计数器"模块

11．9．2 16位计数器电路

11．10 用不同工具描述电路

11．11 数字仿真的效率极限和大型设计的处理

参考文献

第12章 混合信号仿真

12．1 概述

12．2 不同抽象级上的仿真

12．3 混合信号仿真的方案

12．3．1 要求和仿真过程

12．3．2 单独的仿真器

12．3．3 总仿真器：pspice举例

12．4 应用举例

12．4．1 举例：cmos(乃环形振荡器

12．4．2 举例：锁相环(pll)

参考文献

第13章 系统仿真

13．1 概述

13．1．1 系统仿真的原因

13．1．2 系统仿真的实现，模型构成

13．1．3 系统仿真器的概况

13．1．4 展望：vhdl-ams

13．2 信息技术的系统仿真

13．2．1 引言

13．2．2 信号处理算法仿真

13．2．3 仿真器耦合

13．3 微系统技术的系统仿真

13．3．1 对仿真的要求

13．3．2 微系统技术的模型化

13．3．3 微系统技术用的仿真器连耦合

13．4 特殊应用结果的表示

参考文献

第14章 形式验证

14．1 模型检验

14．2 等效检验

14．3 基础技术

14．3．1 判定图

14．3．2 特征图

14．4 顺序电路

14．4．1 等效的有限自动机

14．4．2 并行过程的模型化

14．5 综合过程的正确性

14．5．1 扫描路径生成

14．5．2 版图综合

14．6 设计验证

参考文献

第15章 易测试的设计

15．1 芯片测试的意义

15．2 黑盒测试

15．3 故障模型

15．3．1 黏着故障模型

15．3．2 单元故障模型

15．3．3 硬桥接故障

15．3．4 参数故障

15．3．5 晶体管故障

15．4 为组合电路产生测试模板

15．4．1 布尔微分

15．4．2 不可发现的故障

15．4．3 通过路径敏化产生测试模板

15．4．4 故障仿真

15．4．5 测试模板发生器的优化

15．4．6 信号的可控性和可观察性

15．4．7 测试模板的顺序

15．5 顺序电路

15．5．1 扫描路径

15．5．2 有扫描路径能力的电路

15．5．3 无扫描路径的顺序电路测试

15．6 测试能力设计

15．6．1 通用测试

15．6．2 特征码分析

15．6．3 片上产生的测试输入

15．6．4 编码的应用

15．6．5 多重计算的原理

15．7 边界扫描

15．7．1 边界扫描单元

15．7．2 tap控制器

15．8 1 iddq测试

15．8．1 功能上不可识别的缺陷

15．8．2 iddq测试模板

15．8．3 iddq阈值

15．8．4 iddq测量原理

15．8．5 iddq可测试性

15．9 其他参数测试

15．10 芯片的可靠性

参考文献

实 现

第16章 专用集成电路(asic)

16．1 概述

16．1．1 专用集成电路的工艺特征数据

16．1．2 专用集成电路(asic)的设计目标

16．1．3 cd机研究，asic作为关键部件

16．2 设计方式

16．2．1 全定制设计方式

16．2．2 标准单元

16．2．3 宏单元

16．2．4 门阵列

16．2．5 可编程门阵列：fpga

16．2．6 设计方式比较

16．3 经济性评述

16．3．1 作为产品的asic

16．3．2 固定成本

16．3．3 可变费用

16．3．4 设计方式比较

参考文献

第17章 库设计方案

17．1 数字器件库

17．2 引脚焊盘单元库

17．3 库标准(vital)

17．4 模拟库

17．5 宏库

17．6 用于印制电路板设计(ibis)的库

17．7 库的维护和移植

参考文献

第18章 可编程逻辑电路

18．1 可编程逻辑电路的基本思想

18．1．1 历史的里程碑

18．1．2 由存储器到可编程逻辑电路

18．1．3 编程点的实现可能性

18．2 简单可编程组合逻辑电路

18．2．1 pal的基本方案

18．2．2 内部反馈和可断开的输出驱动器

18．2．3 可编程极性

18．2．4 与项的多次赋值

18．3 简单顺序可编程逻辑电路

18．3．1 可编程寄存器输入

18．3．2 带输出寄存器的pld

18．3．3 寄存器输入端的异或门

18．3．4 输入对输出的算术运算

18．3．5 异步寄存器功能

18．3．6 通用阵列逻辑gal16v8(v：versatile通用)

18．4 pld编程

18．4．1 gal16v8的编程

18．4．2 编程的计算机支持

18．4．3 jedec格式

18．5 复杂的可编程逻辑电路

18．5．1 altera公司的多阵列矩阵(max)

18．5．2 xilinx公司的逻辑单元阵列(lca)

18．5．3 act元件，actel公司的fpga

18．5．4 复杂cpld或fpga的设计过程

18．5．5 比较与展望

18．6 资料来源

18．6．1 参考文献

18．6．2 可编程逻辑电路的供货商

18．6．3 专门针对某个生产厂的设计工具的供货商

18．6．4 编程器的供货商

第19章 半导体工艺

19．1 硅平面技术的基础知识

19．1．1 序言

19．1．2 氧化

19．1．3 光刻

19．1．4 掺杂

19．1．5 层的淀积

19．2 双极工艺

19．2．1 工艺说明

19．2．2 可集成的元件

19．3 nmos和cmos工艺

19．3．1 nmos工艺

19．3．2 cmos技术

19．4 工艺的继续发展

19．4．1 高频双极工艺

19．4．2 双极互补型金属氧化物半导体(bicmos)

参考文献

第20章 集成电路技术

20．1 概述

20．1．1 各项工艺的使用范围

20．1．2 双极型工艺的模型公式

20．1．3 mos工艺的模型公式

20．1．4 寄生元件、晶体管、导线

20．1．5 噪声

20．1．6 标量

20．2 模拟电路

20．2．1 匹配原则

20．2．2 与温度的关系

20．2．3 基本元件

20．2．4 放大器基本电路

20．2．5 差动放大器

20．2．6 跨导放大器

20．2．7 运算放大器

20．2．8 电流和电压的基准

20．2．9 振荡器

20．3 数字电路

20．3．1 基本元件

20．3．2 触发器

20．3．3 读写存储器(ram)

20．4 数模和模数转换器

20．4．1 数模转换器

20．4．2 模数转换器

参考文献

第21章 几何版图设计

21．1 cmos电路版图设计

21．1．1 引言

21．1．2 cmos版图的层

21．1．3 cmos版图与"闩锁"现象

21．1．4 cmos中的电阻

21．1．5 cmos电路中的电容器

21．1．6 cmos中的二极管和双极型三极管

21．1．7 模拟技术中cmos布局特殊性

21．1．8 衬底耦合

21．2 标准单元布局

21．2．1 引言

21．2．2 标准单元的抽象

21．2．3 平面图

21．2．4 布局

21．2．5 布线

21．3 lef数据格式

21．4 gdsii格式

参考文献

第22章 几何形状的验证

22．1 引言

22．2 层的预加工

22．2．1 逻辑连接

22．2．2 选择命令(select)

22．2．3 尺寸命令(sizing)

22．3 设计规则的检查(drc)

22．4 线路提取

22．5 寄生电容和电阻的提取

22．6 电气规则检查

22．7 版图与电路图的比较检查

参考文献

第23章 装配与封装技术

23．1 电路小片的装配

23．1．1 粘结装配

23．1．2 通过焊接的装配

23．1．3 低共熔装配

23．1．4 测量技术和检验技术

23．2 电气连接

23．2．1 焊丝焊接

23．2．2 材料的可焊接性

23．2．3 倒装晶片技术

23．2．4 测量和检验技术

23．3 封装技术

23．3．1 金属封装

23．3．2 陶瓷封装

23．3．3 塑料封装

23．3．4 其他封装工艺

23．3．5 测量和检验工艺

23．3．6 标记和使用

参考文献

第24章 印制电路板工艺

24．1 连接技术的要求

24．2 印制电路板的制造

24．3 电路图像载体的制造：重复生产技术的胶片模板

24．4 钻孔和仿形铣削

24．4．1 钻孔

24．4．2 仿形铣削

24．5 使用光刻胶平版印刷法实现图形转印

24．6 腐蚀技术

24．7 金属沉积

24．7．1 电镀法金属沉积

24．7．2 无电流金属沉积

24．8 其他工序

24．9 组装与连接工艺

24．10 mcm--多芯片模块

24．11 展望与趋势

参考文献

第25章 计算机支持的电路板设计

25．1 引言

25．2 设计流程

25．3 电路图输入

25．4 布局

25．4．1 预先的考虑

25．4．2 设计规则

25．4．3 栅格尺寸

25．4．4 电路板的几何尺寸

25．4．5 定位

25．4．6 布线

25．4．7 反标注

25．4．8 输出数据

参考文献

练习实例

第26章 eda练习

26．1 系统级设计

26．2 通过线路图输入完成设计

26．3 通过vhdl中高级语言描述完成设计

26．4 通过仿真来验证

26．5 在fpga上综合和仿真

26．6 采用asic标准单元技术的综合程序

26．7 端口单元电路的补充，总体设计的测试方案和验证

26．8 用标准单元设计格式的设计布局与布线

26．9 芯片安装，印制电路板混合设计

参考文献

附 录

附录a 符号

附录b vhdl-syntax

附录c 包

附录d eda行业的公司和机构

附录e eda的相关标准

附录f 应用符号

作者介绍