数字集成电路设计

　　前言
　　第1章 绪论 1
　　 1.1 集成电路的发展历史 1
　　 1.2 数字集成电路工艺的进展 5
　　 1.3 数字集成电路设计中的新课题 6
　　 1.4 数字集成电路设计技术的学习方法 8
　　 1.4.1 掌握设计概念 8
　　 1.4.2 掌握分析技术 10
　　第2章 数字集成电路设计概论 12
　　 2.1 数字集成电路设计的基本内容 12
　　 2.1.1 数字集成电路的实现方法 13
　　 2.1.2 数字逻辑系统设计 13
　　 2.1.3 数字逻辑电路设计 17
　　 2.1.4 数字电路版图设计 18
　　 2.2 数字集成电路设计流程 19
　　 2.2.1 自顶向下的数字集成电路设计流程 19
　　 2.2.2 系统级设计流程 21
　　 2.2.3 电路级设计流程 25
　　 2.2.4 版图级设计流程 26
　　 2.3 CMOS数字电路 27
　　 2.3.1 基本CMOS数字电路 27
　　 2.3.2 CMOS数字电路的主要技术特性 27
　　 2.4 数字集成电路设计基本技术 29
　　 2.4.1 数字集成电路分层设计技术 29
　　 2.4.2 仿真分析 30
　　 2.5 Verilog HDL基本概念 36
　　 2.5.1 数字电路系统的模型概念 37
　　 2.5.2 硬件描述与仿真的基本概念 38
　　 2.5.3 Verilog HDL的编程原则 41
　　 本章小结 42
　　 习题 43
　　第3章 Verilog HDL数字电路描述 44
　　 3.1 数字电路的Verilog HDL描述概念 44
　　 3.1.1 数字电路的描述方法 44
　　 3.1.2 Verilog HDL中的时间描述 53
　　 3.2 Verilog HDL编程规则 55
　　 3.2.1 Verilog HDL中的数据与变量 55
　　 3.2.2 Verilog HDL的算子与表达式 64
　　 3.2.3 Verilog HDL的语句 73
　　 3.2.4 控制结构 87
　　 3.2.5 定时控制 91
　　 3.2.6 编译指令 93
　　 3.2.7 系统任务 99
　　 3.3 Verilog HDL中的用户定义原语UDP 102
　　 3.3.1 用户定义原语的基本概念 102
　　 3.3.2 UDP中的逻辑结构体 103
　　 3.3.3 用户定义原语UDP应用 110
　　 本章小结 110
　　 习题 111
　　第4章 数字逻辑模型与仿真分析 114
　　 4.1 数字逻辑Verilog HDL模型 114
　　 4.1.1 开关级模型 114
　　 4.1.2 门级模型 122
　　 4.1.3 行为级模型 127
　　 4.2 数据流分析与数字逻辑模型应用 129
　　 4.2.1 数据流结构分析 129
　　 4.2.2 组合逻辑模型应用概念 131
　　 4.2.3 时序逻辑模型应用概念 133
　　 4.3 Verilog HDL模型仿真分析 135
　　 4.3.1 Verilog HDL仿真的基础 135
　　 4.3.2 组合逻辑的Verilog HDL仿真 140
　　 4.3.3 时序逻辑的Verilog HDL仿真 142
　　 本章小结 144
　　 习题 145
　　第5章 数字电路的逻辑设计 147
　　5.1 数字逻辑系统设计与验证概念 147
　　 5.1.1 数字逻辑系统设计 147
　　 5.1.2 数字逻辑仿真验证与分析 148
　　 5.2 组合逻辑电路设计与仿真 150
　　 5.2.1 组合逻辑模型描述 150
　　 5.2.2 组合逻辑电路的行为描述设计 154
　　 5.3 同步时序逻辑设计 157
　　 5.3.1 时序逻辑模型描述 157
　　 5.3.2 门级描述设计 160
　　 5.4 存储器设计与仿真 162
　　 5.5 数字系统基本模块设计 162
　　 5.5.1 多路选择器 163
　　 5.5.2 数据比较器 164
　　 5.5.3 串行加法器 166
　　 5.5.4 超前进位加法器 169
　　 5.5.5 乘加器 170
　　 5.5.6 时钟分频电路 172
　　 5.5.7 并串和串并转换电路 173
　　 本章小结 178
　　 习题 178
　　第6章 数字系统ASIC实现方法 180
　　 6.1 FPGA/CPLD的基本特征 180
　　 6.1.1 ASIC基本概念 180
　　 6.1.2 可编程逻辑器件概述 181
　　 6.1.3 FPGA/CPLD的应用特征 182
　　 6.2 可编程器件结构 183
　　 6.2.1 组合逻辑的电路结构 183
　　 6.2.2 时序逻辑的电路结构 186
　　 6.2.3 CPLD器件的基本结构 188
　　 6.3 基于FPGA/CPLD的数字电路系统 192
　　 6.3.1 基本应用技术 192
　　 6.3.2 系统设计基本方法 197
　　 6.3.3 应用开发系统Quartus II 205
　　 本章小结 207
　　 习题 207
　　第7章 数字集成电路结构设计 209
　　 7.1 数字集成电路结构的图形描述 209
　　 7.1.1 电路原理图 209
　　 7.1.2 棒图 210
　　 7.2 数字集成电路基本模块电路结构设计 213
　　 7.2.1 基本门电路模块 213
　　 7.2.2 组合逻辑电路设计方法 218
　　 7.2.3 触发器逻辑电路模块 221
　　 7.2.4 时钟电路 223
　　 7.2.5 多米诺（domino）逻辑电路 224
　　 7.3 数字集成电路的电路参数 225
　　 7.3.1 CMOS的时间参数 225
　　 7.3.2 CMOS的电阻与电容参数 229
　　 7.3.3 内部连线的传输参数 230
　　 7.3.4 CMOS的功率计算 234
　　 7.4 加法器电路结构 236
　　 7.4.1 基本加法器 236
　　 7.4.2 超前进位加法器 236
　　 7.5 乘法器电路结构 237
　　 7.5.1 基本数字乘法器 238
　　 7.5.2 串行乘法器 239
　　 7.5.3 并行乘法器 239
　　 本章小结 240
　　 习题 240
　　第8章 CMOS数字集成电路版图设计 243
　　 8.1 CMOS版图设计基本内容 243
　　 8.1.1 数字集成电路综合技术 243
　　 8.1.2 数字集成电路设计中的仿真技术 245
　　 8.1.3 版图设计工具 250
　　 8.2 基本元件设计 250
　　 8.2.1 基本元件的设计概念 250
　　 8.2.2 CMOS元件设计 251
　　 8.2.3 无源元件参数分析 255
　　 8.3 CMOS单元电路版图设计 259
　　 8.3.1 单元电路版图设计规则 259
　　 8.3.2 单元电路版图结构设计 262
　　 8.3.3 单元电路参数抽取与仿真 264
　　 8.3.4 单元电路功率损耗分析 265
　　 8.3.5 可升级设计规则 265
　　 8.4 数字集成电路布局分析 266
　　 8.4.1 内部网络的信号传输特征 266
　　 8.4.2 内部网络布局设计 267
　　 8.5 存储器结构设计 269
　　 8.5.1 存储器电路结构 269
　　 8.5.2 存储器单元电路结构 271
　　 8.5.3 存储器结构布局 277
　　 8.5.4 存储器功率分析 277
　　 8.6 管脚设计 277
　　 8.6.1 数字集成电路对管脚的设计要求 278
　　 8.6.2 集成电路管脚结构 279
　　 本章小结 280
　　 习题 280
　　第9章 数字集成电路设计中的规划 281
　　 9.1 集成电路规划的概念 281
　　 9.2 数字逻辑规划 284
　　 9.2.1 功能规划 284
　　 9.2.2 信号传输路径分析 286
　　 9.3 电路规划 287
　　 9.3.1 传输时间规划 287
　　 9.3.2 电路结构规划分析 288
　　 9.4 版图规划 289
　　 本章小结 290
　　 习题 291
　　第10章 数字集成电路IP核应用技术 292
　　 10.1 IP核验证的基本概念 292
　　 10.1.1 数字集成电路器件设计中的验证问题 292
　　 10.1.2 IP核验证中的技术概念 295
　　 10.2 IP核仿真测试 301
　　 10.2.1 仿真基本概念 301
　　 10.2.2 逻辑仿真验证的基本原理 304
　　 10.2.3 仿真的验证能力 307
　　 10.3 可复用IP软核测试 308
　　 10.3.1 IP软核测试的基本概念 308
　　 10.3.2 测试平台设计 309
　　 10.3.3 验证文件 310
　　 本章小结 310
　　 习题 311
　　附录A ModelSim简明使用手册 312
　　附录B Microwind2操作说明 318