AMD x86-64 Intel Itanium

第1篇 AMD x86-64系统编程
第1章 AMD x86-64系统编程概要
1.1 内存模型
1.1.1 内存寻址
1.1.2 存储器组织
1.1.3 规范地址形式
1.2 存储管理
1.2.1 段
1.2.2 分页
1.2.3 混合分段和分页
1.2.4 实寻址
1.3 操作模式
1.3.1 长模式
1.3.2 传统模式
1.3.3 系统管理模式
1.4 系统寄存器
1.5 系统数据结构
1.6 中断
1.7 附加的系统编程特性
1.7.1 硬件多任务
1.7.2 机器检查
1.7.3 软件调试
1.7.4 性能监视
第2章 x86和x86-64体系结构的区别
2.1 操作模式
2.1.1 长模式
2.1.2 传统模式
2.1.3 系统管理模式
2.2 存储器模型
2.2.1 存储器寻址
2.2.2 页转换
2.2.3 分段
2.3 保护检查
2.4 寄存器
2.4.1 通用寄存器
2.4.2 128位多媒体寄存器
2.4.3 标志寄存器
2.4.4 指令指针
2.4.5 堆栈指针
2.4.6 控制寄存器
2.4.7 调试寄存器
2.4.8 扩展的特征寄存器(EFER)
2.4.9 存储类型范围寄存器(MTRR)
2.4.10 其他模型特定的寄存器(MSR)
2.5 指令系统
2.5.1 REX 前缀
2.5.2 在64位模式中段超越前缀
2.5.3 操作数和结果
2.5.4 地址计算
2.5.5 引用RSP的指令
2.5.6 分支
2.5.7 NOP指令
2.5.8 单字节INC和DEC指令
2.5.9 MOVSXD指令
2.5.10 无效指令
2.5.11 FXSAVE和FXRSTOR指令
2.6 中断和异常
2.6.1 中断描述符表
2.6.2 推入的堆栈帧
2.6.3 堆栈切换
2.6.4 IRET指令
2.6.5 任务特权寄存器(CR8)
2.6.6 新异常条件
2.7 硬件任务切换
2.8 长模式与传统模式的区别
第3章 系统资源
3.1 系统控制寄存器
3.1.1 CR0寄存器
3.1.2 CR2和CR3寄存器
3.1.3 CR4寄存器
3.1.4 CR1和CR5~CR7寄存器
3.1.5 64位模式扩展的控制寄存器
3.1.6 CR8(任务特权寄存器,TPR)
3.1.7 RFLAGS寄存器
3.1.8 扩展的特征启用寄存器(EFER)
3.2 模型特定的寄存器
3.2.1 系统配置寄存器
3.2.2 系统链接寄存器
3.2.3 内存类型寄存器
3.2.4 调试扩展寄存器
3.2.5 性能监视寄存器
3.2.6 机器检查寄存器
3.3 处理器的特征标识
第4章 分段虚拟存储器
4.1 实模式分段
4.2 虚拟8086模式段
4.3 保护模式分段内存模式
4.3.1 多段模型
4.3.2 平面内存模型
4.3.3 64位模式中的段
4.4 段数据结构和寄存器
4.5 段选择子和寄存器
4.5.1 段选择子
4.5.2 段寄存器
4.5.3 64位模式下的段寄存器
4.6 描述符表
4.6.1 全局描述符表
4.6.2 全局描述符表寄存器
4.6.3 局部描述符表
4.6.4 局部描述符表寄存器
4.6.5 中断描述符表
4.6.6 中断描述符表寄存器
4.7 传统段描述符
4.7.1 描述符格式
4.7.2 码段描述符
4.7.3 数据段描述符
4.7.4 系统描述符
4.7.5 门描述符
4.8 长模式段描述符
4.8.1 码段描述符
4.8.2 数据段描述符
4.8.3 系统段描述符
4.8.4 门描述符
4.8.5 长模式描述符小结
4.9 段保护概要
4.9.1 特权级概念
4.9.2 特权级类型
4.10 数据访问特权检查
4.10.1 访问数据段
4.10.2 访问堆栈段
4.11 控制传送特权检查
4.11.1 直接控制传送
4.11.2 控制传送通过调用门
4.11.3 返回控制传送
4.12 界限检查
4.13 类型检查
4.13.1 在传统和兼容模式的类型检查
4.13.2 长模式类型检查的区别
第5章 页转换和保护
5.1 页转换概要
5.1.1 页转换选项
5.1.2 页转换启用(PG)位
5.1.3 物理地址扩展(PAE)位
5.1.4 页尺寸扩展(PSE)位
5.1.5 页目录
5.2 传统模式转换
5.2.1 CR3寄存器
5.2.2 正常(非PAE)分页
5.2.3 PAE分页
5.3 长模式页转换
5.3.1 规范的地址形式
5.3.2 CR3
5.3.3 4KB页转换
5.3.4 2MB页转换
5.4 页转换表项字段
5.5 转换查找缓冲器(TLB)
5.5.1 全局页
5.5.2 TLB管理
5.6 页保护检查
5.6.1 非执行(NX)位
5.6.2 用户/管理员(U/S)位
5.6.3 读/写(R/W)位
5.6.4 写保护(CR0.WP)位
5.7 跨越分页层次保护
5.8 段保护的作用
第6章 系统管理指令
6.1 快速系统调用和返回指令
6.1.1 SYSCALL和SYSRET
6.1.2 SYSENTER和SYSEXIT(只在传统模式)
6.1.3 SWAPGS指令
6.2 系统状态和控制
6.2.1 处理器特征标识符(CPUID)
6.2.2 访问控制寄存器
6.2.3 访问RFLAGS寄存器
6.2.4 访问调试寄存器
6.2.5 访问模型特定的寄存器
6.3 段寄存器和描述符寄存器访问
6.3.1 访问段寄存器
6.3.2 访问描述符表寄存器
6.4 保护检查
6.4.1 检查访问权力
6.4.2 检查段界限
6.4.3 检查读/写权力
6.4.4 调整访问权力
6.5 处理器暂停
6.6 缓存和TLB管理
6.6.1 缓存管理
6.6.2 TLB无效
第7章 内存系统
7.1 内存访问顺序
7.1.1 读顺序
7.1.2 写顺序
7.1.3 读写栅栏
7.2 内存一致性和协议
7.3 内存类型
7.4 缓冲和组合内存写
7.4.1 写缓冲
7.4.2 写组合
7.5 内存检查
7.5.1 缓存组织和操作
7.5.2 缓存控制机制
7.5.3 缓存和内存管理指令
7.5.4 串行化指令
7.6 内存类型范围寄存器
7.6.1 MTRR类型字段
7.6.2 MTRR
7.6.3 使用MTRR
7.6.4 MTRR和页缓存控制
7.6.5 多处理器环境中的MTRR
7.7 页属性表机制
7.7.1 PAT寄存器
7.7.2 PAT 索引
7.7.3 标识PAT支持
7.7.4 PAT访问
7.7.5 MTRR和PAT的组合影响
7.8 内存映射的I/O
7.8.1 扩展的固定范围MTRR类型字段编码
7.8.2 IORR
7.8.3 IORR的重叠
7.8.4 内存的顶
第8章 异常和中断
8.1 概要
8.2 通用特性
8.3 向量
8.3.1 #DE(被零除差错异常-向量0)
8.3.2 #DB(调试异步异常-向量1)
8.3.3 NMI(非屏蔽中断异常-向量2)
8.3.4 #BP(断点异常-向量3)
8.3.5 #OF(溢出异常-向量4)
8.3.6 #BR(边界异常-向量5)
8.3.7 #UD(无效操作码异常-向量6)
8.3.8 #NM(设备不可用异常-向量7)
8.3.9 #DF(双故障异常-向量8)
8.3.10 Coprocessor-Segment-Overrun(协处理器段超越异常-向量9)
8.3.11 #TS(无效TSS异常-向量10)
8.3.12 #NP(段不存在异常-向量11)
8.3.13 #SS(堆栈异常-向量12)
8.3.14 #GP(通用保护异常-向量13)
8.3.15 #PF(页故障异常-向量14)
8.3.16 #MF(x87浮点异常挂起-向量16)
8.3.17 #AC(对齐检查异常-向量17)
8.3.18 #MC(机器检查异常-向量18)
8.3.19 #XF(SIMD浮点异常-向量19)
8.3.20 用户定义的中断(向量32~255)
8.4 任务切换期间的异常
8.5 差错码
8.5.1 选择子差错码
8.5.2 页故障差错码
8.6 优先权
8.6.1 浮点异常优先权
8.6.2 外部的中断优先权
8.7 实模式下的中断控制传送
8.8 传统保护模式下的中断控制传送
8.8.1 定位中断处理程序
8.8.2 中断至相同特权级
8.8.3 中断至更高特权级
8.8.4 特权检查
8.8.5 从中断过程返回
8.9 虚拟8086模式中断控制传送
8.9.1 保护模式处理程序控制传送
8.9.2 虚拟8086处理程序控制传送
8.10 长模式下的中断控制传送
8.10.1 中断门和陷阱门
8.10.2 定位中断处理程序
8.10.3 中断堆栈
8.10.4 中断堆栈表
8.10.5 从中断过程返回
8.11 虚拟中断
8.11.1 虚拟8086模式扩展
8.11.2 保护模式虚拟中断
8.11.3 修改指令的影响
第9章 机器检查机制
9.1 确定机器检查机制
9.2 机器检查差错
9.3 机器检查MSR
9.3.1 全局状态和控制寄存器
9.3.2 差错报告寄存器体
9.3.3 差错码
9.4 初始化机器检查机制
9.5 使用机器检查特征
9.5.1 处理机器检查异常
9.5.2 报告可改正的机器检查差错
第10章 系统管理模式
10.1 SMM资源
10.1.1 SMRAM
10.1.2 SMBASE 寄存器
10.1.3 SMRAM状态保存区
10.1.4 SMM版本标识符
10.2 使用SMM
10.2.1 系统管理中断(SMI)
10.2.2 SMM操作环境
10.2.3 异常和中断
10.2.4 使缓存无效
10.2.5 保存附加的处理器状态
10.2.6 操作在保护模式和长模式
10.2.7 自动暂停重启动
10.2.8 I/O指令重启动
10.3 离开SMM
第11章 128位、64位和x87编程
11.1 系统软件考虑的概要
11.2 确定支持的媒体和x87特征
11.3 启用128位媒体指令
11.4 媒体和处理器状态
11.4.1 128位媒体状态
11.4.2 64位媒体状态
11.4.3 x87状态
11.4.4 保存媒体和x87处理器状态
第12章 任务管理
12.1 硬件多任务概要
12.2 任务管理资源
12.2.1 TSS选择子
12.2.2 TSS描述符
12.2.3 任务寄存器
12.2.4 传统任务状态段
12.2.5 任务门描述符(只是传统模式)
12.3 在传统模式的硬件任务管理
12.3.1 任务存储映像
12.3.2 任务切换
12.3.3 用任务门进行任务切换
12.3.4 嵌套任务
第13章 调试和性能资源
13.1 软件调试资源
13.2 断点
13.2.1 设置断点
13.2.2 使用断点
13.2.3 断点指令(INT3)
13.2.4 控制传送断点特征
13.3 性能优化
13.3.1 性能计数器
13.3.2 性能事件选择寄存器
13.3.3 使用性能计数器
第14章 处理器初始化和长模式激活
14.1 复位和初始化
14.1.1 内置自测试(BIST)
14.1.2 时钟倍频选择
14.1.3 处理器初始化状态
14.1.4 多处理器初始化
14.1.5 取第一条指令
14.2 硬件配置
14.2.1 处理器实现信息
14.2.2 启用内部缓存
14.2.3 初始化媒体和x87处理器状态
14.3 初始化实模式
14.4 初始化保护模式
14.5 初始化长模式
14.6 启用和激活长模式
14.6.1 激活长模式
14.6.2 一致性检查
14.6.3 更新系统描述符表引用
14.6.4 重定位页转换表
14.7 离开长模式
14.8 长模式初始化举例
第2篇 Intel Itanium系统编程概要
第1章 Intel Itanium系统环境
1.1 处理器引导顺序
1.2 Intel Itanium系统环境概要
第2章 系统状态和编程模型
2.1 特权级
2.2 顺序化
2.2.1 指令顺序化
2.2.2 数据顺序化
2.2.3 正在处理的(in-flight)资源的定义
2.3 系统状态
2.3.1 系统状态概要
2.3.2 处理器状态寄存器(PSR)
2.3.3 控制寄存器
2.3.4 全局控制寄存器
2.3.5 中断控制寄存器
2.3.6 外部中断控制寄存器
2.3.7 分体的通用寄存器
第3章 基于Itanium操作系统与IA-32应用程序交互模型
3.1 指令集转换
3.2 系统寄存器模型
3.3 IA-32系统段寄存器
3.3.1 IA-32当前特权级
3.3.2 IA-32系统EFLAG寄存器
3.3.3 IA-32系统寄存器
3.4 对于IA-32码的寄存器上下文切换指南
3.4.1 进入IA-32过程
3.4.2 退出IA-32过程
3.5 IA-32指令集行为小结
3.6 系统内存模型
3.6.1 虚拟存储器引用
3.6.2 IA-32虚拟内存引用
3.6.3 IA-32 物理内存引用
3.6.4 超级用户访问
3.6.5 内存对齐
3.6.6 原子操作
3.7 I/O端口空间模型
3.7.1 虚拟I/O端口寻址
3.7.2 物理I/O端口寻址
3.7.3 IA-32 IN/OUT指令
3.7.4 由装入和存储指令对I/O端口访问
3.8 调试模型
3.8.1 数据断点寄存器匹配
3.8.2 指令断点寄存器匹配
3.9 中断模型
3.9.1 中断小结
3.9.2 IA-32数字异常模型
3.10 为支持IA-32应用处理器的总线考虑
参考文献